

Cuestiones

1. Circuitos combinacionales

- 0.4 (a) ¿Qué es un multiplexor y para qué sirve?

Un multiplexor es un dispositivo que posee una sola salida, 2^n entradas de datos y n entradas de control. Este dispositivo traslada a su única salida el valor lógico presente en la entrada cuyo código se encuentra en las entradas de control. Este comportamiento permite emplear los multiplexores como selectores, donde el valor presente en las entradas de control permite seleccionar la entrada de datos cuyo valor se desea transferir a la salida.

- 0.5 (b) ¿Cómo implementarías una función lógica de 3 variables utilizando un multiplexor 8 : 1?

Se conectan las entradas correspondientes a las variables de la función a las entradas de control del multiplexor y en las entradas de datos se introducen los correspondientes valores lógicos (0 ó 1) de la tabla de verdad de la función. Es decir, en la entrada 0 se colocaría el valor lógico correspondiente a la combinación 000 de la función lógica, y así sucesivamente.

- 0.6 (c) Dada cualquier función lógica de n variables, ¿cuál es el multiplexor más pequeño que se puede utilizar para su implementación si se dispone además de tantos inversores como sean necesarios? Razona la respuesta.

*El más pequeño que **siempre** se podría utilizar sería un multiplexor $2^{n-1} : 1$.*

Esto es debido a que se pueden utilizar $n - 1$ entradas como entradas de control, quedando entonces las entradas de datos como funciones lógicas de una variable (la que no se ha utilizado en las entradas de control) y que por lo tanto pueden implementarse utilizando o no un inversor según sea necesario.

2. En el “Computador Básico” visto en clase:

- 0.5 (a) ¿Qué bloques funcionales lo forman?

*La memoria de instrucciones.
La unidad central de proceso.
La memoria de datos.*

- 1 (b) Describe para qué se utiliza cada uno de ellos.

La memoria de instrucciones se utiliza para almacenar el programa que será leído por la unidad central de proceso.

La unidad central de proceso es la que se encarga de realizar los pasos necesarios para la ejecución del programa.

La memoria de datos se utiliza para la almacenar los datos necesarios para la ejecución del programa. Éstos serán leídos o escritos por la unidad central de proceso.

3. Del juego de instrucciones del R2000,

- 0.3 (a) Enumera los modos de direccionamiento utilizados por las instrucciones de salto incondicional.

Directo a registro (jr rs)

Datos inmediato (j dest)

- 0.7 (b) Explica para cada uno de ellos cómo se obtiene la dirección efectiva del operando.

En el caso de jr rs, la dirección de salto se encuentra almacenada en el registro indicado en la instrucción.

En el caso de j dest, la dirección de salto se encuentra almacenada en la propia instrucción (aunque codificada).

4. En el R2000,

- 0.8 (a) ¿A qué rango de direcciones se puede saltar utilizando la instrucción j dest? Razona la respuesta teniendo en cuenta la dirección de memoria en la que se encuentra la instrucción de salto.

*Si el PC de la **instrucción siguiente a la actual** es \$NX XX XX XX (en hexadecimal, donde N es un valor hexadecimal dado y X representa cualquier valor), el rango de direcciones a las que se puede saltar es el siguiente:*

\$NO 00 00 00 – \$NF FF FF FC

- 0.2 (b) ¿En que caso(s) no se podría utilizar directamente la instrucción j para saltar a la instrucción anterior (a aquella en la que se encuentra la instrucción j)?

Cuando los 4 primeros bits de la instrucción siguiente a la actual difieran de los de la dirección a la que se quiere saltar. Esto puede darse en cualquiera de los siguientes casos:

Si el PC actual es \$NF FF FF FC, o

si el PC actual es \$NO 00 00 00

Problema 1

1. Circuitos secuenciales: cronograma.

- 0.8 (a) Completa el cronograma del circuito secuencial de la Figura 1, formado por dos biestables JKs con señal de reloj CLK y salidas S0 y S1.





Figura 1: Circuito secuencial



- 1 (b) Razona la evolución de las señales S0 y S1.

La señal S0 es la salida de un biestable JK activo por flanco de subida con sus dos entradas puestas a '1'. Esto implica que con cada flanco de subida la salida pasará a tener el valor lógico contrario al actual.

La señal S1 es la salida de un segundo biestable configurado de igual forma que el anterior, pero con la salvedad de que la señal de reloj del mismo es la salida Q negada del biestable 0. Es decir, la salida de este biestable cambiará con cada flanco de **bajada** de la señal S0.

- 0.2 (c) ¿Sabrías decir qué tipo de circuito se ha implementado?

Un contador asíncrono ascendente de 2 bits.

Problema 2

- 3 2. Dado el circuito de la figura 2, obtén su tabla de verdad **comentando cómo obtienes las diversas señales.**




Figura 2: Circuito combinacional

- 3 La salida S es la salida de un multiplexor 4 : 1, cuyas entradas de control son las entradas A y B y cuyas entradas de datos corresponden a la salida de una puerta NOR, la salida de una puerta AND y las salidas $S3$ y $S7$ de un decodificador 3×8 con salidas activas a nivel bajo.

Las entradas de dicho decodificador son las señales B , C y D .

Teniendo en cuenta dicha configuración, se mostrará a continuación la tabla de verdad del circuito detallando las siguientes señales:

- A , B , C y D , las señales de entrada del circuito.
- $E0$, la salida de la puerta NOR y entrada $E0$ del multiplexor.
- $E1$, la salida de la puerta AND y entrada $E1$ del multiplexor.
- $E2$, la salida $S3$ del decodificador y entrada $E2$ del multiplexor.
- $E3$, la salida $S7$ del decodificador y entrada $E3$ del multiplexor.
- $C1$ y $C0$, las entradas del mutiplexor.
- S , la salida del circuito

En cuanto al valor de dichas señales:

- $E0$ es la salida de una NOR de cuatro de las salidas del decodificador con salidas activas a nivel bajo, es decir, puesto que los casos posibles son que o todas las entradas esten a uno o que una de ellas esté a cero, el valor dicha señal será siempre un cero.
- $E1$ es la salida de una AND de cuatro de las salidas del decodificador con salidas activas a nivel bajo, es decir, puesto que los casos posibles son que o todas las entradas esten a uno o que una de ellas esté a cero, el valor dicha señal será uno cuando ninguna de sus entradas sea la activa o cero en el caso contrario.
- $E2$ es la salida $S3$, por lo tanto será cero cuando $BCD=011$ y uno en caso contrario.

- E3 es la salida S7, por lo tanto será cero cuando BCD=111 y uno en caso contrario.
- S será E0, E1, E2 o E3, dependiendo del valor codificado en binario en las entradas C1 y C0 (A y B).

A	B	C	D	E0	E1	E2	E3	C1	C0	S
0	0	0	0	0	1	1	1	0	0	0
0	0	0	1	0	1	1	1	0	0	0
0	0	1	0	0	1	1	1	0	0	0
0	0	1	1	0	1	0	1	0	0	0
0	1	0	0	0	0	1	1	0	1	0
0	1	0	1	0	0	1	1	0	1	0
0	1	1	0	0	0	1	1	0	1	0
0	1	1	1	0	0	1	0	0	1	0
1	0	0	0	0	1	1	1	1	0	1
1	0	0	1	0	1	1	1	1	0	1
1	0	1	0	0	1	1	1	1	0	1
1	0	1	1	0	1	0	1	1	0	0
1	1	0	0	0	0	1	1	1	1	1
1	1	0	1	0	0	1	1	1	1	1
1	1	1	0	0	0	1	1	1	1	1
1	1	1	1	0	0	1	0	1	1	0